Avicena anuncia el transceptor òptic d'1 Tbps més petit del món!

Recentment, Avicena, amb seu a Califòrnia, va demostrar el transceptor òptic d'1 Tbps més petit del món com a part de la seva tecnologia d'interconnexió de xip a xip multiTbps LightBundle a la Conferència de Supercomputació (SC23) a Denver, Colorado.
L'arquitectura LightBundle d'Avicena basada en microLED admet un rendiment sense precedents, una densitat de costa i un baix consum d'energia, desbloquejant el processador, la memòria i el rendiment del sensor.
La intel·ligència artificial (IA) està impulsant un augment sense precedents de la demanda de rendiment informàtic i de memòria, impulsat per aplicacions com ChatGPT, que es basa en models de llenguatge a gran escala (llm). Aquests models complexos tenen demandes massives i infinites de potència computacional i accés ràpid a grans quantitats de memòria, la qual cosa comporta una necessitat urgent i creixent d'interconnexions d'alta densitat i baixa potència entre les unitats de processament gràfic (GPU) i la memòria d'ample de banda elevat (HBM). mòduls.
En aquest moment, els mòduls HBM s'han d'empaquetar amb la GPU perquè la longitud de la interconnexió electrònica de memòria GPU està limitada a uns quants mil·límetres. Les generacions posteriors de HBM requeriran densitats de costa IC de 10 Tbps/mm o més. Mentrestant, les interconnexions òptiques tradicionals basades en VCSEL o fotònica de silici (SiPh) prometen ampliar el rang d'interconnexió, però lluiten per complir els requisits de mida, densitat d'ample de banda, potència, latència, temperatura de funcionament i costos. En canvi, la interconnexió LightBundle basada en microLED d'Avicena ofereix una densitat d'ample de banda més gran, una mida més petita, una potència i latència inferiors i un cost molt baix.
A Avicena, estem encantats de demostrar el transceptor d'1 Tbps més compacte del món amb la forma d'un ASIC CMOS de 3 mm x 4 mm utilitzant la nostra interfície òptica microLED patentada", va dir Bardia Pezeshki, fundadora i CEO d'Avicena. Tothom parla de solucions SiPh per al clúster d'IA. No obstant això, per a interconnexions curtes a distàncies inferiors a 10 metres, creiem que una solució basada en LED és intrínsecament més adequada per la seva mida compacta, major densitat d'ample de banda, menor consum d'energia i latència i tolerància a la temperatura de fins a 150 graus. "
La innovació d'Avicena compta amb el suport d'importants inversors com Samsung Catalyst Fund, Cerberus Capital Management, Clear Ventures i Micron Ventures.
La tecnologia d'interconnexió òptica té el potencial de millorar el rendiment de xip a xip i de bastidor a bastidor", va dir Marco Chisari, cap del Centre d'Innovació de Semiconductors de Samsung. Amb un full de ruta cada cop més ampliat de capacitat multi-Tbps i sub-PJ/bit. eficiència energètica, la innovadora interconnexió LightBundle d'Avicena pot permetre la propera era d'innovació en IA, obrint el camí per a models més potents i una àmplia gamma d'aplicacions d'IA que donaran forma al futur".
L'arquitectura d'interconnexió LightBundle es basa en matrius de microLED GaN innovadores que utilitzen l'ecosistema de visualització microLED i es poden integrar directament en circuits integrats CMOS compactes i d'alt rendiment. Això permet una IO densa i de baixa potència a tota l'àrea de l'IC per obtenir una densitat de costa sense precedents. Cada matriu de microLED està connectada a una matriu PD compatible amb CMOS coincident mitjançant un cable de fibra òptica multinucli.
La plataforma modular LightBundle s'escala a desenes d'interconnexions Tbps amb una densitat de costa de 10 Tbps/mm. Rob Kalman, cofundador i CTO d'Avicena, va assenyalar: "Prèviament hem demostrat microLED a 10 Gbps per canal i hem provat els AO en un procés CMOS de 130 nm. El procés CMOS i hem provat l'ASIC amb 32 canals a menys d'1PJ/bit. . Ara estem llançant el nostre primer ASIC amb més de 300 canals a 4 Gbps per canal amb una amplada de banda total bidireccional agregada de més d'1 Tbps. L'ASIC té una mida inferior a 12 mm2 i conté un transceptor complet que inclou circuits per a la Tx òptica i Les matrius Rx, així com una interfície elèctrica paral·lela d'alta velocitat i diverses funcions DFT/DFM com ara BERT, loopbacks i Open Eye Monitoring (OEM). Totes les funcions clau ASIC s'han validat i actualment estem treballant per millorar els rendiments per a la fabricació. escalabilitat".